This Page Is Inserted by IFW Operations and is not a part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images may include (but are not limited to):

- BLACK BORDERS
- TEXT CUT OFF AT TOP, BOTTOM OR SIDES
- FADED TEXT
- ILLEGIBLE TEXT
- SKEWED/SLANTED IMAGES
- COLORED PHOTOS
- BLACK OR VERY BLACK AND WHITE DARK PHOTOS
- GRAY SCALE DOCUMENTS

IMAGES ARE BEST AVAILABLE COPY.

As rescanning documents will not correct images, please do not report the images to the Image Problem Mailbox.

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出版公開番号 特開2000—286294 (P2000—286294A)

(43)公開日 平成12年10月13日(2000.10.13)

(51)Int.CL' H01L 21/60 政別記号 311 FI . H01L 21/60 ディコート*(参考) 311S 5F044

審査請求 未請求 請求項の数9 OL (全 13 頁)

(21)出願番号

特算平11-87404

(22)出算日

平成11年3月30日(1999.3.30)

(71)出題人 000005108

株式会社日立製作所

東京都千代田区神田駿河合四丁目6番地

(72)発明者 柴本 正開

東京都小平市上水本町五丁目20番1号 株

式会社日立製作所半導体事業本部内

(72)発明者 潜水 浩也

夷城県土浦市神立町502番地 株式会社日

立製作所機械研究所内

(74)代理人 100080001

弁理士 筒井 大和


最終頁に続く

(54) 【発明の名称】 半導体装置およびその製造方法

(57)【要約】

【課題】 半導体装置における電気的特性の向上を図 ス

【解決手段】 半導体チップ1の電極パッド1bに対応してこれと電気的に接続される複数のリード4cが開口部4eに配置され、かつリード4cと電気的に接続された複数のバンプランド4fを備えるテープ基板4と、内部配線4dを介してリード4cと電気的に接続された複数のバンプとからなり、テープ基板4に、バンプランド4fのうちグランド用、電源用または特定信号用などの容量増加許容電極4hに電気的に接続されて外部に延在する引き出し配線4aと、複数のリード4cごとにこのリード4c群をその先端側で電気的に接続して電解めっき処理後に個々のリード4cに絶縁分離されるめっき用配線4bとが設けられ、前記電解めっき処理を行った際に引き出し配線4aおよびめっき用配線4bを介して全てのリード4cへの給電を行う。



【特許請求の範囲】

【請求項1】 半導体チップの表面電極を露出させる開 口部が形成され、前記半導体チップの前記表面電極に対 店してこれと電気的に接続される複数のリードが前記開 口部に配置され、前記リードと電気的に接続された複数 の外部場子搭載電極が設けられた配線基板と、

前記配線基板の前記外部端子搭載電極に設けられた複数 の外部端子とを有し、

前記配線基板に、前記外部端子搭載電極のうちグランド 用、電源用または特定信号用などの容量増加許容電極に 10 電気的に接続されて外部に向かって延在する引き出し配 線と、複数の前記リード群をその先端側で電気的に接続 して電解めっき処理後に個々の前記リードに分離される めっき用配線とが設けられ、前記電解めっき処理時に前 記引き出し配線および前記めっき用配線を介して前記り ードへの給電が行われることを特徴とする半導体装置。

【請求項2】 半導体チップの表面電極を露出させる開 口部が形成され、前記半導体チップの前記表面電極に対 応してこれと電気的に接続される複数のリードが前記開 口部に配置され、前記リードと電気的に接続された複数 20 の外部場子搭載電極が設けられた配線基板であるテープ 基板と、

前記テープ基板の前記外部端子搭載電極に設けられた複 数の外部端子とを有し、

前記テープ基板に、前記外部場子搭載電極のうちグラン ド用、電源用または特定信号用などの容量増加許容電極 に電気的に接続されて外部に向かって延在する引き出し 配線と、複数の前記リード群をその先端側で電気的に接 **続して電解めっき処理後に個々の前記リードに分離され** るめっき用配線とが設けられ、前記電解めっき処理時に 30 前記引き出し配線および前記めっき用配線を介して前記 リードへの給電が行われることを特徴とする半導体装

【請求項3】 請求項1または2記載の半導体装置であ って、前記配線基板の外周部にパターン幅の広い共通配 線が設けられ、複数の前記引き出し配線が前記共通配線 と電気的に接続されていることを特徴とする半導体装

【請求項4】 請求項1,2または3記載の半導体装置 であって、前記共通配線が、細長い前記開口部の両側に 40 2つに分割されて設けられていることを特徴とする半導 体装置。

【請求項5】 半導体チップの表面電極を露出させる開 口部が形成され、前記半導体チップの前記表面電極に対 応してこれと電気的に接続される複数のリードが前記開 口部に配置され、前記リードと電気的に接続された複数 の外部端子搭載電極が設けられた配線基板と、

前記配線基板の前記外部端子搭載電極に設けられた複数 の外部端子とを有し、

用、電源用または特定信号用などの容量増加計容電極に 電気的に接続されて外部に向かって延在する引き出し配 線と、これと電気的に接続されて外周部に配置されたバ ターン幅の広い共通配線とが設けられていることを特徴 とする半導体装置。

【請求項6】 半導体チップの表面電極に対応する複数 のリードと電気的に接続された複数の外部端子搭載電極 が設けられ、前記外部端子搭載電極のうちグランド用、 電源用または特定信号用などの容量増加許容電極に電気 的に接続されて外部に向かって延在する引き出し配線 と、複数の前記リード群をその先端側で電気的に格技す るめっき用配線とが設けられた配線基板を準備する工程 と、

前記半導体チップの前記表面電極を前記配線基板に形成 された閉口部に露出させて、前記配線基板と前記半導体 チップとを接合する工程と、

前記リードとこれに連結する前記めっき用配線とを分離 する工程と、

前記半導体チップの前記表面電極とこれに対応する前記 配線基板の前記リードとを電気的に接続する工程と、

前記配線基板の前記外部端子搭載電極に外部端子を設け る工程とを有し、

前記リードの電解めっき処理時に、前記引き出し配線お よび前記めっき用配線を介して前記リードへの給電を行 うことを特徴とする半導体装置の製造方法。

【請求項7】 半導体チップの表面電極に対応する複数 のリードと電気的に接続された複数の外部端子搭載電極 が設けられ、前記外部端子搭載電極のうちグランド用、 電源用または特定信号用などの容量増加許容電極に電気 的に接続されて外部に向かって延在する引き出し配線

と、複数の前記リード群をその先端側で電気的に接続す るめっき用配線とが設けられた配線基板であるテープ基 板を準備する工程と、

前記半導体チップの前記表面電極を前記テープ基板に形 成された開口部に露出させて、前記テープ基板と前記半 導体チップとを接合する工程と、

前記リードとこれに連結する前記めっき用配線とを分離

前記半導体チップの前記表面電極とこれに対応する前記 テープ基板の前記リードとを電気的に接続する工程と、 前記テープ基板の前記外部端子搭載電極に外部端子を設 ける工程とを有し、

前記リードの電解めっき処理時に、前記引き出し配線お よび前記めっき用配線を介して前記リードへの給電を行 うことを特徴とする半導体装置の製造方法。

【請求項8】 請求項6または7記載の半導体装置の製 造方法であって、前記半導体チップの前記表面電極と前 記配線基板の前記リードとを電気的に接続する工程にお いて、ボンディングツールを用いて前記リードとこれに 前記配線基板に、前記外部端子搭載電極のうちグランド 50 連結する前記めっき用配線とを切断分離した後、前記ポ

ンディングツールによって前記半導体チップの前記表面 電極とこれに対応する前記記線基板の前記リードとを電 気的に接続することを特徴とする半導体装置の製造方 法.

【請求項9】 請求項7または8記載の半導体装置の製造方法であって、予め弾性構造体が張り付けられた前記テープ基板を準備し、前記半導体チップと前記テープ基板とを接合する際に、前記弾性構造体を間に介して前記半導体チップと前記テープ基板とを接合することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体製造技術に 関し、特に、テーブ基板を用いた小形の半導体装置の電 気的特性向上に適用して有効な技術に関する。

[0002]

【従来の技術】以下に説明する技術は、本発明を研究、 完成するに際し、本発明者によって検討されたものであ り、その概要は次のとおりである。

【0003】薄形および小形化を図る半導体装置の一例 20 として、CSP (Chip Scale PackageまたはChip Size Package)と呼ばれるチップサイズ、または、半導体チッ アより若干大きい程度の半導体装置が知られており、こ のCSPでは、主に、ポリイミドフィルムなどから成る テープ基板(配線基板)が用いられている。

【0004】前記CSPのテーア基板には、半導体チップの電極パッド(表面電極であり、ボンディングパッドともいう)と電気的に接続される複数のリードが設けられており、半導体チップの電極パッドとテーア基板のリードとのボンディング時には、ボンディングツールに超 30音波を付与した熱圧着によってリードボンディングが行われる。

【0005】その際、ボンディングツールによる荷重付与時の半導体チップへのダメージを緩和させるため、リード表面の金めっきの厚さをできる限り厚く形成する必要があり、無電解めっき処理では、金めっきを十分に厚く形成できないため、めっき厚を十分に形成可能な電解めっき処理を行う。

【0006】なお、電解めっき処理では、各リードに対して給電を行うため、各リードごとに連結した複数のめ 40っき用の引き出し配線がテープ基板のCSP本体の外部に向かって延在して設けられ、この引き出し配線が複数のテープ基板を有するベース基板に設けられた給電用の配線パターンと連結しており、これにより、ベース基板上のテープ基板において前記引き出し配線を介して給電が行われて金めっきが形成される。

【0007】さらに、それぞれの引き出し配線は、CS かっき処理後に個々の前記り Pの組み立て工程におけるボッティング封止またはモールド後のテープ切断工程で、テープ基板がベース基板からCSPの外形ライン(ここでは、半導体チップの外形 50 給電が行われるものである。

形状)に沿って型切断された際にこれと同時にCSPの 外周部で切断分離される。

【0008】したがって、CSPのテープ基板上のそれぞれのリードには、これに繋がった引き出し配線が残留することになる。

【0009】ここで、種々のCSPの構造については、例えば、日経BP社、1997年4月1日発行、「日経マイクロデバイス1997年4月1日号・NO. 142」、44~53頁に記載されている。

10 [0010]

【発明が解決しようとする課題】ところが、前記した技 術のCSPでは、そのテープ基板上に、各リードに繋がって外部に延在する引き出し配線が残留するため、それ ぞれのリードにおいて容量(C)が増加することにな る。

【0011】その結果、リードが信号用の場合は、容量が増えたことによって高速で動作することができなくなる信号用端子が発生することが問題となる。

【0012】すなわち、リードが信号用(特定の信号を)除く)の場合には、このリードが高速動作に対応できな くなり、その結果、半導体装置の電気的特性を低下させ ることが問題となる。

【0013】なお、電気的特性を考慮して2層配線構造のテープ基板を用いることも可能であるが、その場合、コストが高くなるため、1層配線構造のテープ基板を用いてCSPの電気的特性を向上させる必要がある。

【0014】本発明の目的は、電気的特性を向上させる 半導体装置およびその製造方法を提供することにある。

【0015】本発明の前記ならびにその他の目的と新規 な特徴は、本明細書の記述および添付図面から明らかに なるであろう。

[0016]

【課題を解決するための手段】本願において開示される 発明のうち、代表的なものの概要を簡単に説明すれば、 以下のとおりである。

【0017】すなわち、本発明の半導体装置は、半導体チップの表面電極を露出させる開口部が形成され、前記半導体チップの前記表面電極に対応してこれと電気的に接続される複数のリードが前記開口部に配置され、前記リードと電気的に接続された複数の外部端子搭載電極が設けられた配線基板と、前記配線基板の前記外部端子搭載電極に設けられた複数の外部端子とを有し、前記配線基板に、前記外部端子搭載電極のうちグランド用、電源用または特定信号用などの容量増加許容電極に電気的に接続されて外部に向かって延在する引き出し配線と、複数の前記リード群をその先端側で電気的に接続して電解めっき処理後に個々の前記リードに分離されるめっき用配線とが設けられ、前記電解めっき処理時に前記引き出し配線および前記めっき用配線を介して前記リードへの給電が行われるものである

【0018】 これにより、配線基板において、特定信号 用の外部端子搭載電極を除く信号用(容量増加を回避し たい信号用)の外部端子搭載電極には引き出し配線が接 **続されていないため、容量増加を回避したい信号用の外** 部端子搭載電極およびこれに連結するリードでは、容量 (C) が小さいため、入力容量も少なくて済む。

【0019】これにより、半導体チップを高速で動作さ せることができ、その結果、半導体装置の電気的特性を 向上できる。

【0020】また、本発明の半導体装置の製造方法は、 半導体チップの表面電極に対応する複数のリードと電気 的に接続された複数の外部端子搭載電極が設けられ、前 記外部場子搭載電極のうちグランド用、電源用または特 定信号用などの容量増加許容電極に電気的に接続されて 外部に向かって延在する引き出し配線と、複数の前記り ード群をその先端側で電気的に接続するめっき用配線と が設けられた配線基板を準備する工程と、前記半導体チ ップの前記表面電極を前記配線基板に形成された開口部 に露出させて前記配線基板と前記半導体チップとを接合 配線とを分離する工程と、前記半導体チップの前記表面 電極とこれに対応する前記配線基板の前記リードとを電 気的に接続する工程と、前記配線基板の前記外部端子搭 載電極に外部端子を設ける工程とを有し、前記リードの 電解めっき処理時に、前記引き出し配線および前記めっ き用配線を介して前記リードへの給電を行うものであ る.

[0021]

【発明の実施の形態】以下、本発明の実施の形態を図面 に基づいて詳細に説明する。

【0022】図1は本発明の実施の形態による半導体装 置(CSP)の構造の一例を示す斜視図、図2は図1に 示すCSPのA-A断面の構造を示す断面図、図3は図 1に示すCSPにおいてバンフと封止部とを取り除いた 構造を示す図であり、(a)はテープ基板の配線パター ンを示す平面図、(b)は(a)に示すB部を拡大して 示す拡大部分平面図、図4は図1に示すCSPに用いら れるテープ基板(配線基板)を有したベース基板の構造 の一例を示す部分平面図、図5は本発明の半導体装置の 製造方法におけるリードボンディング手順の一例を示す 40 図であり、(a)はリードの拡大部分平面図、(b)は リード切断前の部分断面図、(c)はボンディング時の 部分断面図、図6は本発明の半導体装置の製造方法にお ける製造手順の一例を示すプロセスフロー、図7は図1 に示すCSPに用いられるテープ基板の製造手順の一例 を示す基板製造フローである。

【0023】図1、図2および図3に示す本実施の形態 の半導体装置は、CSP11と呼ばれるチップサイズの 小形のものであり、例えば、高速にデータ転送を行うこ

ccess Memory) チップを有するものである。

【0024】さらに、CSP11が有する半導体チップ 1は、主面1aが長方形を成すものであり、この主面1 aの対向する長辺の中間付近に複数の電極パッド1b (表面電極)が前記長辺に平行に並んで配置されてい **6.**

【0025】なお、このような電極パッド1bの配列の ことを、以降、センタパッド配列という。

【0026】 したがって、 本実施の形態の CSP11 10 は、センタバッド配列の半導体チップ1を搭載したもの である。

【0027】図1、図2、図3および図4を用いてCS P11の構造について説明すると、半導体チップ1の電 極バッド1bを露出させる開口部4eが形成されるとと もに、半導体チップ1の電極バッド1bに対応してこれ と電気的に接続される複数のリード4 cが閉口部4 eに 配置され、かつリード4cと電気的に接続された複数の バンプランド4 f (外部端子搭載電極) が設けられた配 線基板であるテープ基板4と、開口部3 aを介して電極 する工程と、前記リードとこれに連結する前記めっき用 20 パッド1bを露出させて半導体チップ1の主面1a上に 配置された弾性構造体であるエラストマ3と、テープ基 板4のパンプランド4 fに設けられ、かつリード4 cと 電気的に接続された内部配線4 dを介してリード4 cと 電気的に接続された外部端子である複数のバンプ2と、 半導体チップ1の電極パッド1bおよびテープ基板4の リード4 c を封止する封止部5とからなり、テープ基板 4に、パンプランド4 fのうちグランド用、電源用また は特定信号用などの容量増加許容電極4hに電気的に接 模されて外部に向かって延在する引き出し配線4aと、

30 複数のリード4 c ごとにこのリード4 c 群をその先端側 で電気的に接続して電解めっき処理後に個々のリード4 cに絶縁分離されるめっき用配線4bとが設けられ、前 記電解めっき処理を行った際に引き出し配線4aおよび めっき用配線4bを介して全てのリード4cへの給電が 行われるものである。

【0028】すなわち、本実施の形態のCSP11は、 そのテープ基板4のリード4cや内部配線4 dおよびバ ンプランド4fが電解めっき処理による金めっき処理が 施されたものであり、これにより、各リード4cの表面 に形成された金めっきが、リードボンディング時の半導 体チップ1へのダメージを緩和可能な厚さ(例えば、1. 5μm程度) に形成されている。

【0029】なお、テープ基板4における各リード4c は、ある趨まった本数のリード4cごとにそれらのリー ド4cが全てその先端側でめっき用配線4bによって電 気的に接続され、このリード群を代表するバンプランド 4 fである容量増加許容電極4 hに引き出し配線4 aが 連結してバンプランド 4 f から外側に向かって形成さ れ、各リード群を代表する複数の引き出し配線4 aがべ とが可能なRambus DRAM (Dynamic Random A 50 ース基板4gに設けられた給電ライン4kによって電気 的に接続されている.

【0030】したがって、各リード群を代表する1つま たは複数のパンプランド4 f である容量増加許容電極4 hに引き出し配線4aが電気的に接続されて形成され、 したがって、電解めっき処理時の給電は、前記リード群 ごとにそれを代表する引き出し配線4aを介して行い、 さらに、単一のリード群内の全てのリード4 c に対して めっき用配線4bを介して給電が行われる。

【0031】その結果、各回路配線(引き出し配線4 a、内部配線4d、バンプランド4f、めっき用配線4 10 bおよびリード4c)の金めっきの厚さをほぼ均等にす ることができる。なお、電解めっき処理によって形成す るめっきは、金めっきに限定されることなく、ニッケ ル、銅または錫などのめっきでもよい。

【0032】また、CSP11に用いられるテープ基板 4は、CSP11のコスト増加を抑えるため、前記各回 路配線が1層の配線層からなる基板である。

【0033】ここで、容量増加許容電極4hは、外部端 子搭載電極であるバンプランド4 f のうち、引き出し配 線4aが接続されたことによってこれに繋がる配線の容 20 量(C)が増えても高速データ転送を行ううえで支障を きたさない電極 (パンプランド4f) のことであり、例 えば、グランド(GND)用、電源用または特定信号用 の電極である。

【0034】なお、前記特定信号用の電極とは、比較的 低周波数で動作する端子であり、本実施の形態のCSP 11では、例えば、CMOS端子である。

【0035】したがって、本実施の形態のCSP11で は、容量増加を回避したい信号用端子、つまり高速デー 夕転送を行ううえで支障をきたす場子(前記特定信号用 30 の端子以外の信号用端子)と電気的に接続されるバンプ ランド4fである高速転送用電極4jには、図3(a) に示すように、引き出し配線4aが接続されていないた め、これに繋がる配線の容量(C)は増加せず、これに より、半導体チップ1を高速で動作させることが可能に なる。

【0036】なお、図3 (a) は、CSP11におい て、図1に示す封止部5とバンプ2とを省略してテープ 基板4上の各回路配線(引き出し配線4a、内部配線4 d、バンプランド4f、めっき用配線4bおよびリード 40 4c)を示したものであり、図3(b)は、図3(a) に示すB部を拡大して示すものである。

【0037】 ここで、 図2および図3 (b) の拡大図に 示すように、それぞれのリード4cは、これに対向して 配置されるめっき用配線4bと分離されている。すなわ ち、それぞれのリード4 cとこれに対向して配置される めっき用配線4bとは、電解めっき処理の段階では電気 的に接続しており、その後、リードボンディングの工程 で両者が切断分離される。

CSP11として組み立てられた構造においては、図3 (b) に示すように、リード4 c とこれに対向して配置 されるめっき用配線4bとが分離された構造となる。

【0039】また、本実施の形態のCSP11には、図 3 (a) に示すように、そのテープ基板4の外周部にこ の外周に沿った比較的パターン幅の広い枠状の共通配線 41が設けられており、容量増加計容電極4hから外部 に向かって引き出された複数の引き出し配線4 aと電気 的に接続されている。

【0040】すなわち、容量増加許容電極4hがグラン ドまたは電源である場合に、これと電気的に接続された 引き出し配線4aを比較的福広に形成された共通配線4 1と電気的に接続することにより、グランドまたは電源 の容量(C)を増加させることができ、その結果、グラ ンドまたは電源のノイズを低減することができる。

【0041】また、本実施の形態のCSP11は、長方 形の半導体チップ1の主面1 aの対向する長辺の中間付 近に複数の電極パッド1bが前記長辺に平行に並んで配 置されたセンタバッド配列の場合であり、したがって、 テープ基板4には、これと半導体チップ1とを接合した 際に複数の電極パッド1bを露出させる細長い閉口部4 eが形成されている。

【0042】さらに、弾性構造体であるエラストマ3 は、半導体チップ1とテープ基板4との間に配置される ため、図2に示すように、このエラストマ3においても 半導体チップ1の電極バッド1bを露出させる開口部4 eとほぼ同じ形状の開口部3aが形成されている。

【0043】したがって、エラストマ3を介して半導体 チップ1とテープ基板4とを接合した際には、半導体チ ップ1とエラストマ3とテープ基板4とが積層配置さ れ、かつ半導体チップ1の複数の電極パッド1bは、そ れぞれの開口部3a,4eから露出する。

【0044】また、本実施の形態のCSP11では、図 1に示すように、半導体チップ1のセンタパッド配列に 応じたテープ基板4の細長い閉口部4eの両側に3列で 5行ずつ合計54個のバンプ2(外部端子)が設けられ ている。

【0045】ただし、CSP11に搭載されるバンア2 の数は、54個に限定されるものではなく、54個以外 の複数個であってもよい。

【0046】また、封止部5は、半導体チップ1の電極 パッド1 bおよびこれに接続されたリード4 cをテープ 基板4の開口部4 eにおいてボッティングによる封止樹 脂によって封止して形成されたものである。

【0047】次に、前記CSP11に用いられる各部材 の仕様 (材料、大きさまたは厚さなど) について説明す る。ただし、ここに挙げる各部材の仕様は、一例であ り、必ずしもこの仕様に限定されるものではない。

【0048】まず、テープ基板4は、ポリイミド樹脂な 【0038】したがって、図1および図2に示すような 50 どによって形成され、その厚さは、例えば、25~75 μm程度である。

【0049】また、弾性構造体であるエラストマ3は、 絶縁性の弾性部材であり、その基層が通気性や洗水性な どの面から多孔質フッ素樹脂によって形成されているこ 「とが好ましいが、ポリイミド樹脂またはシリコーン樹脂 などによって形成されたものであってもよい。

【0050】さらに、封止部5を形成する封止材である 封止樹脂は、例えば、エポキシ系の熱硬化性樹脂または シリコーン樹脂などであるが、比較的粘度の高いもので

【0051】また、バンプ2の材料は、Sn/Pbの共 晶半田やその他の高融点半田、あるいは、Auめっき付 きNiなどであり、その直径は、0.3~0.6mm程度で ある.

【0052】次に、テープ基板4を有した図4に示すべ ース基板4gの構成について説明する。

【0053】なお、ベース基板4gは、複数のCSP1 1を纏めて製造可能なように多連の構造となっている。 つまり、1つのCSP11に用いられるテープ基板4の 領域(ベース基板4gにおいて切断工程で切断されてテ 20 ープ基板4となる領域のことであり、以降この領域をC SP領域4mという)が複数段に複数列マトリクス配置 で形成された多連の複数関取り用の基板である(本実施 の形態では、2段に複数列のCSP領域4mが形成され ている)。

【0054】ベース基板4gの構成は、半導体チップ1 の電極バッド1 b に対応してこれに電気的に接続可能な 複数のリード4 c と、複数のリード4 c が配置された細 長い開口部4 e と、越まったリード群内で複数のリード 4cをその先端側で電気的に接続するめっき用配線4b 30 と、リード4 cに内部配線 4 dを介して電気的に接続さ れた容量増加許容電極4hと高速転送用電極4jとから なるバンプランド4 f (外部端子搭載電極) と、容量増 加許容電極4hに電気的に接続され、かつCSP領域4 mを越えて外側に引き出される引き出し配線4aと、そ れぞれのCSP領域4m内の外周部にほぼ沿って引き出 し配線4aと電気的に接続された枠状の幅広パターンに よる共通配線41と、それぞれのCSP領域4mの外側 の周囲に形成され、かつ引き出し配線4 aと電気的に接 模された電解めっき処理時の給電用の給電ライン4 kと からなる.

【0055】なお、リード4 cとめっき用配線4 bとの 連結箇所には、図5(a)に示すような切断用の切り欠 き部4 nが形成されており、図5 (b) に示すポンディ ングツール6によって荷重を掛けた際には、容易にリー ド4 c とめっき用配線 4 b とを切断分離可能なようにな っている。

【0056】さらに、ベース基板4gは、ポリイミド樹 脂によって形成された絶縁性フィルムとしてのポリイミ ドフィルムであり、その両側部には、テープ送り用の基 50 2)。

10 準孔4 i (スプロケットホールともいう) がほぼ等間隔 に形成されている。

【0057】次に、本実施の形態によるCSP11(半 導体装置)の製造方法を、図6に示すCSP11の製造 プロセスフローと、図7に示すテープ基板4の基板製造 フローとにしたがって説明する。

【0058】まず、所望の半導体集積回路が形成され、 かつ主面1 aが長方形を成すセンタパッド配列の半導体 チップ1を準備する。

【0059】一方、半導体チップ1の電極パッド1bに 10 対応する複数のリード4 cと電気的に接続された複数の バンプランド4 fが設けられ、かつ複数のバンプランド 4 f のうちグランド用、電源用または特定信号用の容量 増加許容電極4hに電気的に接続されて外部に向かって 延在する引き出し配線4aと、複数のリード4c群をそ の先端側で電気的に接続するめっき用配線4bとが設け られたテープ基板4を準備する。

【0060】なお、本実施の形態では、図4に示すよう なCSP1個分のテープ基板4を複数備えた大形の細長 い多連のベース基板4gを用いて、複数のCSP11を 趣めて製造する場合を説明する。

【0061】したがって、複数のテープ基板4を有した 図4に示すベース基板4gを準備する。

【0062】ここで、図7に示す基板製造フローを用い て、電解めっき処理を含む図4に示すテープ基板4すな わちベース基板4gの製造方法を説明する。

【0063】まず、ポリイミド樹脂からなり、かつ一方 の面にエポキシ系の接着剤を有するベース基板4g(ポ リイミドフィルム) を準備する。

【0064】続いて、図7に示すステップS20のよう に、打ち抜き加工によって、ベース基板4gの再関部に テープ送り用の基準孔4 i (スプロケットホールともい う)をほぼ等間隔に形成するとともに、それぞれのCS P領域4m (切断箇所)のほぼ中央付近に細長い開口部 4 eを形成する。

【0065】なお、閉口部4 eは、テープ基板4にエラ ストマ3を介して半導体チップ1を搭載した際に、半導 体チップ1の電極パッド1bを露出させるとともに、リ ードボンディングを行うためのものである。

40 【0066】また、前記打ち抜き加工によって、バンプ ランド4fに対するバンブ搭載用開口部も形成される。 【0067】その後、ステップS21に示すように、ベ ース基板4gに配線パターン用の鍋箔を積層して張り付 ける (ラミネートする).

【0068】続いて、前記網箔をフォトエッチング加工 することにより、図4に示すリード4 c、めっき用配線 4b、内部配線4d、パンプランド4f、引き出し配線 4a、共通配線41および給電ライン4kなどの配線パ ターンを形成するパターニングを行う(ステップS2

やこれに連結するリードの容量 (C) を増加させること ができる。その結果、グランドや電源のノイズ低減化を 図ることができ、これにより、半導体装置の電気的特性 を向上させることができる。

【図面の簡単な説明】

【図1】本発明の実施の形態による半導体装置 (CS P) の構造の一例を示す斜視図である。

【図2】図1に示すCSPのA-A断面の構造を示す断 面図である。

【図3】 (a), (b) は図1に示すCSPにおいてバン 10 1b 電極パッド (表面電極) プと封止部とを取り除いた構造を示す図であり、(a) はテープ基板の配線パターンを示す平面図、(b)は (a) に示すB部を拡大して示す拡大部分平面図であ **5.**

【図4】図1に示すCSPに用いられるテープ基板(配 線基板)を有したベース基板の構造の一例を示す部分平 面図である。

【図5】(a),(b),(c)は本発明の半導体装置の製 造方法におけるリードボンディング手順の一例を示す図 であり、(a)はリードの拡大部分平面図、(b)はリ 20 4 f バンプランド(外部端子搭載電極) ード切断前の部分断面図、(c)はボンディング時の部 分断面図である。

【図6】本発明の半導体装置の製造方法における製造手 順の一例を示すプロセスフローである。

【図7】図1に示すCSPに用いられるテーブ基板の製 造手順の一例を示す基板製造フローである。

【図8】本発明の半導体装置 (CSP) に対する変形例 のCSPの構造をバンプと封止部とを取り除いて示す平 面図である。

【図9】本発明の半導体装置(CSP)に対する変形例 30 6 ボンディングツール のCSPの構造をバンプと封止部とを取り除いて示す平 面図である.

【図10】本発明の半導体装置 (CSP) に対する変形 例のCSPの構造をバンプと封止部とを取り除いて示す 平面図である。

【図11】本発明の半導体装置 (CSP) に対する変形 例のCSPの構造をバンプと封止部とを取り除いて示す 平面図である。


【符号の説明】


1 半導体チップ

- 1a 主面
- - 2 バンプ (外部端子)
 - 3 エラストマ(弾性構造体)
 - 3a 閉口部
 - 4 テープ基板(配線基板)
 - 4a 引き出し配線
 - 4b めっき用配線
 - 4c リード
 - 4 d 内部配線
 - 4e 閉口部
- - 4g ベース基板
 - 4 h 容量增加許容電極
 - 4 i 基準孔
 - 4 j 高速転送用電極
 - 4k 給電ライン
 - 41 共通配線
 - 4m CSP領域
 - 4n 切り欠き部
 - 5 封止部
 - - 11 CSP(半導体装置)

【図1】

【図7】





18

